《电子技术应用》
您所在的位置:快乐赛车 > 嵌入式技术 > 业界动态 > 深度丨续命摩尔定律,小芯片时代来临

深度丨续命摩尔定律,小芯片时代来临

2020-06-09
来源:与非网

极小尺寸下,芯片物理瓶颈越来越难以克服,但每到关键时刻,总有新技术将看似走向终点的摩尔定律推一把,而小芯片正在将芯片性能进化引向更具经济效益的未来。

 

解决节点进化成本控制不住的问题

 

在近几年先进节点走向 10nm、7nm、5nm,问题就不再只是物理障碍了,节点越进化,微缩成本越高,能扛住经济负担的设计公司越来越少。到了 5nm 节点,设计总成本已经飙高到逾 5 亿美元,相当于逾 35 亿人民币。

 

而守住摩尔定律,关乎利润最大化,如果研发和生产成本降不下来,那么对于芯片巨头和初创公司来说都将是糟糕的经济负担。

 

基于小芯片(Chiplet)的模块化设计,正是其中解决成本问题的一个极为关键的构想。小芯片也正成为 AMD、英特尔、台积电、Marvell、Cadence 等芯片巨头为摩尔定律续命的共同选择之一。

 

知名市场研究机构 Omdia 预测,小芯片将在 2024 年全球市场规模扩大到 58 亿美元,较 2018 年的 6.45 亿美元增长 9 倍。而长远来看,2035 年小芯片市场规模有望增至 570 亿美元。

 


 

forward (7).jpg

 

像搭积木一样的小芯片技术

 

传统系统单芯片做法是每一个组件放在单一裸晶上,造成功能越多,硅芯片尺寸越大。小芯片的做法是将大尺寸的多核心设计分散到个别微小裸芯片,比方处理器、模拟组件、存储器等,再用立体堆栈的方式,以封装技术做成一颗芯片,类似乐高积木概念。

 

小芯片技术,就是模块化,搭积木一样的芯片技术。将大的芯片分成 N 颗小的芯片,而这些小芯片可以单独运行,也可以通过一定的技术连接起来成为一个整体,共同运行。

 

如果在小芯片技术之下,这颗芯片或许可以分成 CPU 小芯片,GPU 小芯片、NPU 小芯片、Modem 小芯片、DSP 小芯片等等各种小颗芯片。

 

这种新型的小芯片设计方法,不仅能大大简化芯片设计复杂度,还能有效降低设计和生产成本。更重要的是,小芯片技术可以针对不同的模块进行工艺的调整。

 


 

forward (6).jpg

 

独特优势加速市场延伸

 

①开发速度更快:在服务器等计算系统中,电源和性能由 CPU 核心和缓存支配。通过将内存与 I/O 接口组合到一个单片 I/O 芯片上,可减少内存与 I/O 间的瓶颈延迟,进而帮助提高性能。

 

②研发成本更低:因为小芯片是由不同的芯片模块组合而成,设计者可在特定设计部分选用最先进的技术,在其他部分选用更成熟、廉价的技术,从而节省整体成本。而采用更成熟制程的 I/O 模块有助于整体良率的提升,进一步降低晶圆代工成本。综合来看,CPU 核心越多,小芯片组合的成本优势越明显。

 

③能灵活满足不同功能需求:随着小芯片的优势逐渐显露,它正被微处理器、SoC、GPU 和可编程逻辑设备(PLD)等更先进和高度集成的半导体设备采用。

 

④市场延伸速度加倍:微处理器是小芯片最大的细分市场,支持小芯片的微处理器市场份额预计从 2018 年的 4。52 亿美元增长到 2024 年的 24 亿美元;计算领域将成为小芯片的主要应用市场,今年有望占据小芯片总收入的 96%。

 


 

forward (5).jpg

英特尔:Lakefield 处理器与 Foveros 3D 封装技术

在 ISSCC 2020 上,英特尔在今年 2 月的 SESSION 8 中介绍了 10nm 与 22FFL 混合封装的 Lakefield 处理器,采用的是英特尔的 Foveros 3D 封装技术,封装尺寸为 12 X 12 X 1 毫米。Lakefield 作为英特尔首款采用了 Foveros 技术的产品,能够在指甲大小的封装中取得性能、能效的优化平衡。

 

Foveros 封装技术改变了以往将不同 IP 模块放置在同一 2D 平面上的做法,改为 3D 立体式堆叠。做个类比,传统的方式是将芯片设计为一张煎饼,而新的设计则是将芯片设计成 1 毫米厚的夹心蛋糕。这样可以提升灵活性,并且不需要整个芯片都采用最先进的工艺,成本也可以更低。

 

英特尔针对互联标准的挑战,首先提出了高级接口总线(Advanced Interface Bus,AIB)标准。在 DARPA 的 CHIPS 项目中,英特尔将 AIB 标准开放给项目中的企业使用。AIB 是一种时钟转发并行数据传输机制,类似于 DDR DRAM 接口。

 

目前,英特尔免费提供 AIB 接口许可,以支持广泛的小芯片生态系统,包括设计方法或服务供应商、代工厂、封装厂和系统供应商。此举将加速 AIB 标准的快速普及,有望在未来成为类似 ARM 的 AMBA 总线的业界标准。
 

forward (4).jpg

 

AMD:使用小芯片技术的 EYPC Zen 架构 CPU 芯片

AMD 研究人员最近提出了一种方案,独立小芯片的可以经过设计,芯片网络需要遵守简单的规则,就能基本消除死锁难题。

 

这些规则规定了数据进入和离开芯片的问题,限制了移动的方向,如果能够彻底解决这个问题,那么小芯片将为未来计算机设计的发展带来新的动力。

 

AMD 大获成功的 Epyc 同样使用类似的思路,在此次的 ISSCC 上,AMD 在 SESSION 2 中介绍了使用小芯片架构的高性能服务器产品及性价比的优势。

 

作为英特尔的死对头,AMD 自然也不甘示弱,在当下,AMD 其实已经为我们带来了使用 Chiplets 技术的 EYPC Zen 架构 CPU 芯片,包括在 2018 年发布的服务器端 Naples CPU 芯片和刚刚结束的 Computex 2019 上发布的 7nm Ryzen 桌面级 CPU。

 

在 AMD EPYC CPU 芯片的基板上,8 个 CPU Chiplets 围绕着 1 个中心 I/O Chiplet。I/O Chiplet 使用 14nm 工艺,而 CPU Chiplets 则使用 7nm 工艺。

 

和英特尔的不同点在于,Epyc 使用的是 2.5D 架构的封装,英特尔使用的是 3D 堆叠封装。

 

forward (3).jpg

 

台积电:联合 ARM 发布小芯片系统

 

在去年六月初于日本京都举办的 VLSI Symposium 期间,台积电展示了自己设计的一颗小芯片“This”。

 

 

基本参数上,This 采用 7nm 工艺,4.4x6.2mm(27.28 mm2),CoWos(晶圆级封装),双芯片结构,其一内置 4 个 Cortex A72 核心,另一内置 6MiB 三缓。

 

This 的标称最高主频为 4GHz,实测最高居然达到了 4.2GHz(1.375V)。同时,台积电还开发了称之为 LIPINCON 互连技术,信号数据速率 8 GT/s。

 

台积电还与高效能运算的领导厂商 Arm 共同发表业界首款采用台积电 CoWoS 封装解决方案并获得硅晶验证的 7nm 小芯片系统,其中内建 Arm 多核心处理器。

 

此款概念性验证的小芯片系统展现在 7nmFinFET 制程及 4GHz Arm 核心的支持下打造高效能运算的系统单芯片之关键技术。

 

forward (2).jpg

 

 

想全面实现需面临的挑战

 

①最终目标是在内部或从多个其他供应商那里获得优质且可互操作的小芯片,这种模型仍在研究中。

 

 

②第三方 die-to-die 的互连技术正在兴起,但还远远不够。

 

③某些 die-to-die 的互连方案缺乏设计支持。

 

④代工厂和 OSAT 将扮演主要角色,但是要找到具有 IP 和制造能力的供应商并不简单。

 

⑤设备的类型和数量正在不断增加,并非所有产品都会采用基于小芯片的方法。在某些情况下,单片模具将是成本最低的选择。

 

⑥并非所有公司都有内部组件,有一些是能够获得的,还有一些则还未准备好。当前面临的挑战是找到必要的零件并将其集成,这将花费时间和资源。

 

forward (1).jpg

 

结尾:

 

 

业界需要有不同的选择,传统的解决方案有时无法满足这些选择,小芯片却提供了各种可能性和潜在的解决方案。


本站内容除特别声明的原创文章之外,转载内容只为传递更多信息,并不代表本网站赞同其观点。转载的所有的文章、图片、音/视频文件等资料的版权归版权所有权人所有。本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如涉及作品内容、版权和其它问题,请及时通过电子邮件或电话通知我们,以便迅速采取适当措施,避免给双方造成不必要的经济损失。联系电话:010-82306116;邮箱:aet@jganggini.com。
极速11选5 广西快3 三分PK拾平台 飞速赛车平台 上海时时乐 极速快3 极速快乐十分 北京幸运28 青海快3走势 河北11选5走势图